English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 6507/11669
造訪人次 : 30018588      線上人數 : 423
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 進階搜尋

請使用永久網址來引用或連結此文件: http://ir.ncue.edu.tw/ir/handle/987654321/10374

題名: Impact of Different Balsa Coding Styles on the Performance and Cost of Asynchronous Pipelined Circuits
作者: Shiau, Da-Sen;Chang, Meng-chou
貢獻者: 電子工程學系
關鍵詞: 非同步電路;非同步管線;Balsa硬體描述語言
日期: 2007-05
上傳時間: 2012-05-22T06:47:04Z
出版者: 高雄海洋科技大學,日月光半導體製造股份有限公司,高雄市南台灣產業科技推動協會
摘要: 隨著單一晶片所能容納的系統越大且越複雜，傳統的同步電路設計方式會造成一些問題：系統的時脈會消耗大量的功率與晶片面積，且時脈歪斜問題越來越難處理。最近幾年，非同步電路技術又引起重視，因其具有下列優點:沒有時脈歪斜問題、易於模組化設計，和低功率消耗。Balsa 是一套著名的硬體描述語言，用來描述非同步電路。由於非同步電路的性能分析遠比同步電路來得複雜，不適當的管線架構將限制住系統中子模組的同時性，而造成非同步系統的性能嚴重下降。本篇論文探討不同的 Balsa 撰寫方式對所合成出的電路所造成的影響。我們使用數種不同的 Balsa 撰寫風格來描述非同步管線電路，然後比較其合成後的電路的面積與性能，以找出較佳的 Balsa 撰寫風格。本研究的結果可應用於一般非同步管線的設計，例如非同步處理器的設計。
關聯: The 5th Conference on Microelectronics Technology & Applications, 高雄海洋科技大學, May 18, 2007: 133-134
顯示於類別:[電子工程學系] 會議論文

文件中的檔案:

檔案 大小格式瀏覽次數
2050301116004.pdf62KbAdobe PDF501檢視/開啟


在NCUEIR中所有的資料項目都受到原著作權保護.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋