English  |  正體中文  |  简体中文  |  Items with full text/Total items : 6480/11652
Visitors : 20122323      Online Users : 199
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
Scope Adv. Search
LoginUploadHelpAboutAdminister

Please use this identifier to cite or link to this item: http://ir.ncue.edu.tw/ir/handle/987654321/10374

Title: Impact of Different Balsa Coding Styles on the Performance and Cost of Asynchronous Pipelined Circuits
Authors: Shiau, Da-Sen;Chang, Meng-chou
Contributors: 電子工程學系
Keywords: 非同步電路;非同步管線;Balsa硬體描述語言
Date: 2007-05
Issue Date: 2012-05-22T06:47:04Z
Publisher: 高雄海洋科技大學,日月光半導體製造股份有限公司,高雄市南台灣產業科技推動協會
Abstract: 隨著單一晶片所能容納的系統越大且越複雜,傳統的同步電路設計方式會造成一些問題:系統的時脈會消耗大量的功率與晶片面積,且時脈歪斜問題越來越難處理。最近幾年,非同步電路技術又引起重視,因其具有下列優點:沒有時脈歪斜問題、易於模組化設計,和低功率消耗。Balsa 是一套著名的硬體描述語言,用來描述非同步電路。由於非同步電路的性能分析遠比同步電路來得複雜,不適當的管線架構將限制住系統中子模組的同時性,而造成非同步系統的性能嚴重下降。本篇論文探討不同的 Balsa 撰寫方式對所合成出的電路所造成的影響。我們使用數種不同的 Balsa 撰寫風格來描述非同步管線電路,然後比較其合成後的電路的面積與性能,以找出較佳的 Balsa 撰寫風格。本研究的結果可應用於一般非同步管線的設計,例如非同步處理器的設計。
Relation: The 5th Conference on Microelectronics Technology & Applications, 高雄海洋科技大學, May 18, 2007: 133-134
Appears in Collections:[電子工程學系] 會議論文

Files in This Item:

File SizeFormat
2050301116004.pdf62KbAdobe PDF362View/Open


All items in NCUEIR are protected by copyright, with all rights reserved.

 


DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - Feedback