English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 6507/11669
造訪人次 : 30090593      線上人數 : 781
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 進階搜尋

請使用永久網址來引用或連結此文件: http://ir.ncue.edu.tw/ir/handle/987654321/14010

題名: 可選擇功率消耗之500MS/s快閃式類比數位轉換器
A 500MS/s Flash-ADC with Selectable Power Consumption
作者: 陳勛祥;許庭碩;陳勝利
貢獻者: 電子工程學系
關鍵詞: 快閃式類比數位轉換器;比較器;解析度;功率消耗
Flash-ADC;Comparator;Resolution;Power consumption
日期: 2011-03
上傳時間: 2012-09-10T02:38:55Z
出版者: 環球科技大學
摘要: 本篇論文提出一快閃式類比數位轉換器,可提供使用者選擇六種不同的功率消耗,藉由輸入六種不同偏壓而得之。本篇論文使用傳統式Flash-ADC作為設計架構,對於比較器的部分,輸入六種不同的偏壓,將會得到六種不同的解析度與功率消耗。取樣頻率在500MHz,供應電壓為1.8V,使用Hspice及TSMC 0.18μm CMOS製程進行模擬,當比較器輸入偏壓為0.85V、0.9V及1.0V時ENOB皆為5以上,功率消耗分別為26.6mW、22.5mW與14.5mW;輸入偏壓為1.1V、1.15V、1.2V時ENOB皆為4以上,功率消耗分別為8.8mW、6.58mW及5.06mW。此外也針對三組不同的取樣頻率進行模擬,分別為400MHz、250MHz及200MHz,個別對應到輸入偏壓為0.9V、1.0V及1.1V時ENOB皆為5以上。
In this paper, a 500M sample/s Flash-ADC is presented which can select 6 different power consumption from 6 different input Vbias. In comparator, we have 6 different input Vbias to obtain 6 different resolution and power consumption. In this study, we use TSMC 0.18μm CMOS technology and 1.8V power supply to simulate the Flash-ADC. When sample rate is 500MHz and input Vbias are 0.85V, 0.9V, 1.0V, 1.1V, 1.15V and 1.2V, the corresponding ENOB are 5.49, 5.46, 5.28, 4.78, 4.45 and 4.22, and the power consumption are 26.6mW, 22mW, 14.5mW, 4.78mW, 8.8mW, 6.58mW and 5.06mW respectively. The simulation results show that the sample rate and Vbias are 400MHz with 0.9V, 250MHz with 1.0V and 200MHz with 1.1V, the ENOB are 5.54, 5.55 and 5.78, and the power consumption are 22.3mW, 14.0mW and 8.1mW.
關聯: 環球科技人文學刊, 13: 1-14
顯示於類別:[電子工程學系] 期刊論文

文件中的檔案:

沒有與此文件相關的檔案.



在NCUEIR中所有的資料項目都受到原著作權保護.

 


DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋