English  |  正體中文  |  简体中文  |  Items with full text/Total items : 6480/11652
Visitors : 20725106      Online Users : 219
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
Scope Adv. Search
LoginUploadHelpAboutAdminister

Please use this identifier to cite or link to this item: http://ir.ncue.edu.tw/ir/handle/987654321/14014

Title: 先進LDMOS技術開發與其抗ESD測試/模型化建立之研究
Technology Development and ESD Testing/Compact Modeling Establishment of an Advanced LDMOS
Authors: 陳勝利;陳宏偉;陳榮堅;陳柏穎;李宜穆;陳勛祥;陳漢臣
Contributors: 電子工程學系
Keywords: LDMOS;靜電放電;過壓破壞;拴鎖效應;人體模型;快速傳輸線脈衝
Date: 2007
Issue Date: 2012-09-10T02:46:23Z
Publisher: 行政院國家科學委員會
Abstract: 智慧功率技術裡的DMOS 功率電晶體一般被使用在輸出端驅動器上,例如:汽車電子工業之ASICs高性能應用。此外,此元件也被利用當做高壓ESD保護元件,而此元件通常被做在閘極偏壓主動鉗制電路裡,而此電路在單純的MOS操作下被當作導通ESD電流的一個重要元件。然而,在中等尺寸驅動器上通常會有顯著的ESD的問題,這歸因於寄生的BJT所導致觸發的不同。而且功率半導體元件抗ESD的能力有時甚至比一般低電壓製程之積體電路更為脆弱。然而,為了要有效分析ESD的特性,瞭解此寄生BJT的元件結構將會有相當大的幫助。由於LDMOS功率元件在應用上,本身週遭環境及外來突波均有可能產生非常高的電壓。因此功率元件也必須考量抗高靜電壓破壞ESD (Electrostatic Discharge, ESD)/突然外來過壓破壞(Electric Overstress, EOS) 之能力。以往功率元件較不設計有防高電壓、EOS破壞的保護設計。因此,本計劃擬提LDMOS功率元件具有高 ESD/EOS 防護之設計,用以使其之具較佳的可靠性。靜電放電的問題日益嚴重,傳統靜電防護元件的設計大多利用嘗試錯誤法實際測試或用SPICE模擬等效電路,以獲得適合的保護元件。本研究先利用Tsuprem-4及MEDICI等EDA模擬軟體設計出Lateral DMOS電性參數值,而且由TLP 量測找出Design Widow中適切的ESD保護原件,再利用佈局參數分析比較其結果,使保護元件的電性表現符合Design Window範圍來達到LDMOS的ESD保護最佳化的目的。在汽車電子功率元件技術中,高效能的ESD保護結構應該具有一個高於40V的保持電壓(可由TLP技術測得)。這能確保一個良好的ESD保護效能在高電壓峰值時不會有發生Latch-up的危險。本計劃中將提出最佳化方法去達到這樣的目的,對於功率結構的分析,針對ESD應力下我們使用TLP 測量工具,HBM測試, EMMI測量和2D-元件模擬來研究40V-LDMOS 功率電晶體詳細的物理結構。最後希望此功率技術產品的ESD性能可通過 > 4KV、保持電壓> 40V。根據研究,我們提出一個有關ESD-LDMOS簡潔模型,這個模型成功的描述出LDMOS的高電流特性。
Relation: 國科會計畫, 計畫編號:NSC96-2221-E239-032; 研究期間: 9608-9707
Appears in Collections:[電子工程學系] 國科會計畫

Files in This Item:

File SizeFormat
2050300812002.pdf73KbAdobe PDF1279View/Open


All items in NCUEIR are protected by copyright, with all rights reserved.

 


DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - Feedback