English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 6507/11669
造訪人次 : 29618427      線上人數 : 218
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 進階搜尋

請使用永久網址來引用或連結此文件: http://ir.ncue.edu.tw/ir/handle/987654321/14021

題名: 雙值邏輯+與傳統邏輯閘合成器之研究(II)
Research on a Synthesizer of Dual Value Logic+ and Traditional Logic Gates (II)
作者: 吳宗益
貢獻者: 電子工程學系
日期: 2011
上傳時間: 2012-09-10T02:52:44Z
出版者: 行政院國家科學委員會
關聯: 國科會計畫, 計畫編號: NSC100-2221-E018-024; 研究期間: 10008-10107
顯示於類別:[電子工程學系] 國科會計畫

文件中的檔案:

沒有與此文件相關的檔案.



在NCUEIR中所有的資料項目都受到原著作權保護.

 


DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋