English
|
正體中文
|
简体中文
|
全文筆數/總筆數 : 6507/11669
造訪人次 : 29730433 線上人數 : 435
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by
NTU Library IR team.
搜尋範圍
全部NCUEIR
工學院
電子工程學系
--國科會計畫
進階搜尋
登入
‧
上傳
‧
說明
‧
關於NCUEIR
‧
管理
National Changhua University of Education Institutional Repository
>
工學院
>
電子工程學系
>
國科會計畫
>
Item 987654321/19092
資料載入中.....
請使用永久網址來引用或連結此文件:
http://ir.ncue.edu.tw/ir/handle/987654321/19092
題名:
電源閘控系統晶片測試排程與功耗管理中降低尖峰功耗與縮短等待時間之研究
Spike Reduction and Wakeup Acceleration for Test Scheduling and Power Management in Supply-Gating SoC
作者:
黃宗柱
貢獻者:
電子工程學系
關鍵詞:
功耗管理
;
測試排程
;
尖峰電流
;
甦醒時間
;
鎖定時間
;
同步延遲競射器
;
控制向量
;
電源閘控
日期:
2006
上傳時間:
2014-10-27T08:06:45Z
出版者:
行政院國家科學委員會
摘要:
本計畫主題為「電源閘控系統晶片測試排程與功耗管理中降低尖峰功耗與縮短等待時間之研究」。主要研究以電源閘控功耗管理與測試排程降低奈米製程中系統晶片中的功耗;同時探討電源閘控所引發電源閘控尖峰功耗過高與模式切換時間過長的問題。對於尖峰過高與過長的問題,我們提出對電源閘控開關配置後產生控制向量的方法,與依照降低尖峰的準則配置等兩種技術。截至目前的研究,此類技術可以將尖峰值與甦醒時間的乘積降低93%以上。切換時間包含鎖定時間,針對鎖定時間過長的問題,我們承續上一年度的研究,發展一低面積低功耗之同步延遲競射器,可以將鎖定時間縮為兩個週期;我們將改善其靜態相差,並研究更小、功耗更低的快速鎖定電路。本計畫研究成果將可為奈米製程系統晶片的同步延遲競射器功耗問題,提供一有效解決方案,對本國積體電路產業有一定程度之貢獻。
關聯:
國科會計畫, 計畫編號: NSC95-2221-E018-023; 研究期間: 9508-9607
顯示於類別:
[電子工程學系] 國科會計畫
文件中的檔案:
檔案
大小
格式
瀏覽次數
2050300912001.pdf
54Kb
Adobe PDF
263
檢視/開啟
在NCUEIR中所有的資料項目都受到原著作權保護.
DSpace Software
Copyright © 2002-2004
MIT
&
Hewlett-Packard
/
Enhanced by
NTU Library IR team
Copyright ©
-
回饋