English  |  正體中文  |  简体中文  |  Items with full text/Total items : 6481/11653
Visitors : 23359854      Online Users : 198
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
Scope Adv. Search
LoginUploadHelpAboutAdminister

Please use this identifier to cite or link to this item: http://ir.ncue.edu.tw/ir/handle/987654321/19092

Title: 電源閘控系統晶片測試排程與功耗管理中降低尖峰功耗與縮短等待時間之研究
Spike Reduction and Wakeup Acceleration for Test Scheduling and Power Management in Supply-Gating SoC
Authors: 黃宗柱
Contributors: 電子工程學系 
Keywords: 功耗管理;測試排程;尖峰電流;甦醒時間;鎖定時間;同步延遲競射器;控制向量;電源閘控
Date: 2006
Issue Date: 2014-10-27T08:06:45Z
Publisher: 行政院國家科學委員會
Abstract: 本計畫主題為「電源閘控系統晶片測試排程與功耗管理中降低尖峰功耗與縮短等待時間之研究」。主要研究以電源閘控功耗管理與測試排程降低奈米製程中系統晶片中的功耗;同時探討電源閘控所引發電源閘控尖峰功耗過高與模式切換時間過長的問題。對於尖峰過高與過長的問題,我們提出對電源閘控開關配置後產生控制向量的方法,與依照降低尖峰的準則配置等兩種技術。截至目前的研究,此類技術可以將尖峰值與甦醒時間的乘積降低93%以上。切換時間包含鎖定時間,針對鎖定時間過長的問題,我們承續上一年度的研究,發展一低面積低功耗之同步延遲競射器,可以將鎖定時間縮為兩個週期;我們將改善其靜態相差,並研究更小、功耗更低的快速鎖定電路。本計畫研究成果將可為奈米製程系統晶片的同步延遲競射器功耗問題,提供一有效解決方案,對本國積體電路產業有一定程度之貢獻。
Relation: 國科會計畫, 計畫編號: NSC95-2221-E018-023; 研究期間: 9508-9607
Appears in Collections:[電子工程學系] 國科會計畫

Files in This Item:

File SizeFormat
2050300912001.pdf54KbAdobe PDF205View/Open


All items in NCUEIR are protected by copyright, with all rights reserved.

 


DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - Feedback